起源：湖北荆州菱角湖南湖水位超借鉴作者： 李婉恩：

华为新出的τ定律，是夯爆了还是拉完了
？

新闻都看了吧各位
？

就昨天早上，上海 ISCAS 大会上华为颁布了一新定律，接装韬（τ）定律”，何庭波亲自讲的还是。

而后这事儿就全网刷屏了，人民日报都出了专门报路，说它是"中国在全球半导体领域初次提出的领导准则"。

国表的彭博社、路透社也都顿时紧跟，发了文章介绍华为的新定律，说华为颁发芯片技术获得了突破，将缩幼与台积电的差距。

排不排面你就说。

不外光听这宣传，想必不少差友跟我一样振奋完了都起头斟酌，你这玩意听着很吊，但它到底是干啥的呢
？

哥们儿今一天也是没闲着，专门把人家这演讲，技术白皮书，甚至把华为刚公开的一份芯片专利都翻了一遍。

看完之后吧，emmm怎么说呢，这事的确是真挺强的，但也没有某些自媒体吹的那么离谱。

先说结论：τ定律没有爆杀台积电，也没有颠覆摩尔定律。

正确说它可能也不该叫定律，而更像一套工程步骤论，一个新的坐标系。但它也是中国芯片在往前冲的过程中，总结出来的贵重的系统化干货。

也很可能是咱们在半导体领域，抢夺话语权的起头。

这事儿吧，还得从摩尔定律起头说，且听我重新掰扯。

这摩尔定律估计差友们都很熟了。

1965年，英特尔的戈登·摩尔预测集成电路上的晶体管数每两年翻一番。这个预测后来造成了整个半导体产业的发展节拍，所有人按这个节拍走了几十年。路理很单一，晶体管越幼，运算越快，也就更省电更便宜。

但从7纳米往后，这条路越走越费劲了。

由于这就好比一裤衩子，幼到肯定水平电子就兜不住了，兜不住就窜，而后就漏电，电压下不去。持续缩幼不是不能，但机能提升越来越有限。

完事儿这玩意还花钱，造一颗2纳米级此外芯片，光设计成本几亿美元起步，再加十几亿的EUV光刻机折旧，摊到每片晶圆上，单元晶体管成本有时辰反而更贵了。

所以不但是咱今天说华为，整个行业都面对这问题，都在斟酌着咋整。

那有人就问了，此刻不都还在卷5纳米3纳米2纳米吗，人家怎么都做得到
？

这个其实是等效造程，固然物理上的确做不下去了，但通过通过各类骚操作，改进工艺设计、优化结构，机能上还是能够提升的，把提升后的机能等效成摩尔定律算出来的数字就行了。

你像台积电，Intel，三星就搞了GAA，FinFET 这些优化。

至于没法等效的，也通过封装技术来尽量拉高机能，好比AMD搞大芯片拆分的Chiplet，苹果M系列上也用了统一内存架构，各人是各有各的高招。

但问题就在这：各人的招都不一样啊，你说你等效3纳米，他说他等效2纳米，你俩怎么比呢
？

只看尺寸的老传统，其实早就有名无实了。整个行业在摩尔定律之后，其实一向缺一把新尺子。

理解了这个前提，咱能力知路华为为什么要做τ定律。

说到τ定律，τ这个器材其实不难理解，就是信号从一种状态切换到另一种状态必要的功夫，

τ越幼，0和1切得越快，频率越高，芯片就越快。所以这摩尔定律说白了，性质也是靠缩幼晶体管尺寸，一致面积里塞进更多推算单元，来让运算功夫变短，提高效能。

那我直接钻研怎么缩短功夫不就行了吗
？。

这就是τ定律的主题思路：把优化指标从几何尺寸，切换到功夫常数τ。

具体来说，华为提出在推算系统的每一层界说一个τ。

好比在器件层，τ可所以晶体管自身的开关延长，靠优化沟路资料、栅极结构来压缩。 而在电路层，τ则是逻辑门之间的信号传布延长，靠缩短走线、降低RC负载来优化。

至于在芯片上，τ重要指片上网络和存储接见延长，靠高带宽内存、近存推算来削减。在最后的系统层面，芯片与芯片之间的通讯延长也是τ，靠光互连、统一总线架构能够缩短。

这四层不是各优化各的，而是协同联动，上一层的τ改善能够开释下一层的瓶颈。

用何庭波论文原话说就是，这是"自登纳德缩放定律以来，首个在整个推算栈成立统一优化指标的缩放道理"

除此之表，论文里也用一个公式给出了分歧场景下的τ迭代倍率：

出产经验批注，对于功耗受限的移动设备，a约为每年1.3倍；对于安全关键型自主系统，约为每年1.5倍；而对于人为智能工作负载，由于吞吐量直接转化为经济价值，a可高达每年10倍。

总结就是，τ定律不是华为忽然发了然什么黑科技，而是给行衣凤已经存在的各类技术找了一个统一的诠释框架和优化坐标。

管你是什么先进造程、3D堆叠、还是HBM、光互连，只有能削减关键期待功夫的，都是在优化τ。

以来看谁先进，不用只比几纳米了，直接比τ就完了。

但是吧，概想讲得再好也得看疗效。

从2023年麒麟9000S到2025年麒麟9030 Pro，主频从2.6GHz涨到2.75GHz，一年0.05GHz，感触就有点挤牙膏。

但今年下半年的新一代麒麟芯片，指标直接拉到了3.1GHz，2029年指标到了4GHz。咱就单从纵向上比力，能够说这τ定律的确发功了，简直有提升。

当然也得说明显的是，哪怕到了2029年，4GHz峰值频率和苹果A19 Pro的4.26GHz还是有差距的。

然而在没有EUV光刻机、被造裁Debuff叠满的前提下，这个进取速度自身也值得表彰。

依照华为的说法，他们能实现这个提速靠的是LogicFolding逻辑折叠技术。

单一来说，传统芯片根基就像一张放开的山东煎饼，所有逻辑单元都铺在统一个平面上。门电路A要跟B通讯，就得在平面上拉线。

这俩离得越远线就越长，电阻电容就会越大，不仅耗电还影响信号速度。

逻辑折叠的思路就是，既然平面上太远，那就把它折起来不就完了
？

把正本摊在一个面上的逻辑电路，折到高低两层甚至更多层里去，原来必要绕一大圈的线，此刻直接坐电梯，线变短了，信号期待功夫就少了，功耗也随着降，怎么折都省电。

按官方数据，光靠这一手折叠，在没换工艺的情况下，新一代麒麟芯片的晶体管密度从155 MTr/mm?跳到了238 MTr/mm?，P核能效提升41%，最高频率提高13%。路线图拉到2031年，等效造程能达到1.4nm。

不外一位芯片行业的工程师向我们介绍说，由于华为的晶体管密度推算算法和行业主流有所差距，换算过来或许对应台积电5纳米到3纳米之间的水平，跟三星3纳米有的一比，临时还比不外台积电的3纳米。

不外话说回来，τ定律背后的这些技术方向，的确不只有华为一家在做。

原商汤智能产业钻研院院长田丰在接受媒体采访时就提到，RC延长自身是半导体物理里的常见概想，Intel、台积电、三星的先进封装路线，同样在压缩互连RC延长。

台积电的SoIC、Intel的Foveros、三星的X-Cube，性质上也都是在设法子用堆叠缩短信号的期待功夫。即便技术细节不一样，也注明不是只有华为一家在做折叠。

说白了，后摩尔时期各人都意识到光卷纳米数不够用了，各家其实都在往类似的方向摸，但关键是此前没有人专门把它提炼出来，站在IEEE的讲台上喊一嗓子说这是个定律。

所以再说一遍，τ定律不是发了然新的物理道理，它的贡献在于把行衣凤已经存在的这些方向，系统化成了一个统一的框架。

至于名字应不应该叫定律，那我感触其实也不沉要（由于摩尔定律严格来说也不算定律而是经验），沉要的是这个思路自身成不成立。

说真话，华为被造裁六年，没有EUV光刻机，在有限工艺上硬是把封装架构、跨层布局、散热治理、供电分配、系统协同这些内功练了出来，量产了381款芯片，覆盖了手机、AI、汽车、一多基础设施。

不论你对这家公司有什么见解，这些工程实际都是没有作假的。

并且若是未来有一天EUV光刻机真搞出来了，麒麟芯片的底座能换成更先进的工艺，到时辰华为已经练了好几年了内功可能才会真正开释出来。

除了这些，τ这个器材吧，它真正严害的处所可能不在技术，而是有点去中心化，把各人从摩尔定律的思想钢印里解放出来。

以前各人都萦绕造程纳米数这一个指标卷生卷死，卷到后来这个数字跟现实已经脱节了，还要用仿照的数字来算指标，这不滑稽嘛。

而在这个τ框架下，每个场景按自己的需要优化τ，这比所有人都只卷纳米数更现实。并且这个思路若是被行业接受，持久影响会比任何一项具体的技术都大。

所以我们感触，对这件事最合理的态度是这样的。

路线可信，指标激进，但不是齐全没谱。

总之，半导体这个行业，从来不是只有一条路能够走。在所有人都在摸索后摩尔时期方向的阶段，能拿出一套系统化答案自身，就已经是一种能力了。

也许名字叫定律有点夸大，也许它也不愿定顿时让国产芯片超过最先进造程。

但在被造裁、没有EUV等等各类Debuff叠满的情况下，华为给出了一套有工程验证的、有硅片数据支持的得救蹊径。

有了明确的理论方向，有了经过量产检验的技术路线，各人拧成一股绳往一个方向使劲，咱们的芯片产业也许还能迸发出不少人设想不到的潜力。

撰文：纳西

编纂：江江 & 面线

美编：素描

图片、资料起源：

上海证券报、彭博社、人民日报、知乎、差评前沿部等

部门图源网络